快捷搜索:  as  test

FX2LP与FPGA的数据回环

我需求将FPGA处置惩罚的视频数据经由过程USB发送给电脑,先实现一个小目标,做一个简单的数据回环。

使用赛普拉斯EZ-USB FX2LP系列USB2.0的接口节制器,固件设置设置设备摆设摆设好为异步批量模式,并经由过程官方供给的Control Center进行测试

上图是FX2LP连接至FPGA时所需的硬件连接

它们之间的接口旌旗灯号阐明如下

FLAGA    OUT FIFO空标志位,高电平表示非空

FLAGC    IN FIFO满标志位,高电平表示不满

SLCS      片选旌旗灯号,低电平有效

SLOE           输出使能,低电平有效

SLRD                读节制,低电平有效

SLWR               写节制,低电平有效

FIFOADR[1:0]  FIFO地址选择,2'b00为OUT FIFO地址,2'b10为IN FIFO地址

FD[15:0]           双向数据旌旗灯号

计时参看规格书给出的时序图

从时序图中,大年夜致可以看出在异步模式下,数据是在SLWR和SLRD的上升沿读入读出,

设计时序如上图,时钟拔取为10MHz

您可能还会对下面的文章感兴趣: